算术逻辑单元
逻辑与复合逻辑
- 非 取反
- 与非 有零为一 全一为零
- 或非 有一为零 全零为一
- 异或 相异为一 相同为零
- 同或 相同为一 相异为0
复合逻辑与异或门电路
同或（异或取反）
一位全加器
三个数的异或计算
一位全加器
串行加法器
效率太低
并行加法器
也叫串行的并行加法器，本质仍是串行，导致效率低
并行进位加法器
通过展开加法器原理公式，使不同深度的si与ci分别计算，提升了效率，但是不断展开公式，使得逻辑公式越来越复杂，对应的电路也越来越复杂，一般止步于c4.
效率太低
也叫串行的并行加法器，本质仍是串行，导致效率低
通过展开加法器原理公式，使不同深度的si与ci分别计算，提升了效率，但是不断展开公式，使得逻辑公式越来越复杂，对应的电路也越来越复杂，一般止步于c4.
